BEOL Process Development Engineer
Rapidus Corporation · Chitose, Hokkaido, Japan
Tailor my CV for this job — freeWith a bold vision to accelerate innovation, we are pioneering cutting-edge logic semiconductor research, development, design, and manufacturing to transform the global semiconductor industry.About the RoleCutting edge 2nm and beyond BEOL process development.ExpertiseProven expertise in at least one of the following semiconductor processes: Wafer Cleaning, CMP(Chemical Mechanical Planarization), Metal Deposition, Dielectric Deposition, Backside Grinding process, Wafer Edge Trimming, or Advanced Packaging Element Process Development . You will lead technology developments with collaboration between external tool equipment / material suppliers and internal stakeholders, including Device Integration, Process Integration, TEG Layout Design, and Manufacturing Engineering groups.Applicants with strong expertise in any of these areas are welcome to apply.ExperiencesMore than three years experiences on semiconductor process developmentLanguage skillJapanese JLPT：N2 level, or an equivalent level of language proficiencyBenefitsInsurance (Employment, Health, Industrial Accident, Pension)Commuting AllowanceCompany DCPerformance-based yearly bonus*(Subject to conditions) Relocation support*(Subject to conditions) Rent allowance*Available only to eligible employees based on company policy and specified criteria.------------------------------------------------------------------------先端半導体プロセス開発エンジニア（BEOL）勤務地北海道千歳市（日本）RapidusについてRapidus株式会社は2022年に設立された日本主導の先端ロジック半導体ファウンドリーです。革新的な技術開発を加速するというビジョンのもと、最先端ロジック半導体の研究開発・設計・製造を推進し、グローバル半導体産業の変革を目指しています。職務概要（About the Role）2nm世代以降の最先端BEOL（Back End of Line）プロセス開発を担当していただきます。専門知識・スキル以下の半導体プロセス分野のうち、少なくとも1つにおいて高い専門性および実務経験を有する方を歓迎します。ウェハ洗浄（Wafer Cleaning）CMP（Chemical Mechanical Planarization：化学機械研磨）金属成膜（Metal Deposition）誘電体成膜（Dielectric Deposition）裏面研削（Backside Grinding）ウェハエッジトリミング（Wafer Edge Trimming）先端パッケージング要素プロセス開発（Advanced Packaging Element Process Development）また、以下の社内外関係者と連携しながら技術開発をリードしていただきます。製造装置メーカー材料サプライヤーデバイスインテグレーション（Device Integration）チームプロセスインテグレーション（Process Integration）チームTEGレイアウト設計（TEG Layout Design）チーム生産技術（Manufacturing Engineering）チーム上記いずれかの分野において豊富な知識と実績をお持ちの方のご応募を歓迎します。語学力日本語能力試験（JLPT）N2以上または同等レベルの日本語コミュニケーション能力求める人物像学士号を取得し、3年以上の実務経験または研究経験を有する方または修士号・博士号を取得している方社内外の多様な関係者と協力しながら技術開発を推進できる方次世代半導体技術の開発に意欲的に取り組める方福利厚生各種社会保険完備（雇用保険・健康保険・労災保険・厚生年金）通勤手当支給企業型確定拠出年金（Corporate DC）年1回の成果給（パフォーマンスに応じて支給）（条件あり）転居支援制度（条件あり）家賃補助制度※当社規定の支給条件を満たす場合に限ります。